P1021和P1012设备“不建议用于新设计”，请使用替换系列Power Architecture (T1024、T1014)和Arm Architecture (LS1012, LS1023)。

QorIQ^® P1平台系列包含P1021 (双核)和P1012 (单核)通信处理器，具有丰富的集成功能和超强性能，适用于网络、电信、国防和工业控制市场中的各种应用。P1012和P1021处理器采用低功耗45纳米工艺，提供单核和双核两种解决方案，运行频率在533 MHz到800 MHz之间，并配有先进的安全特性和丰富的接口。

P1012和P1021处理器采用了QUICC Engine^®技术，特别适用于多业务网关、以太网交换机控制器、无线LAN接入点和具有严格的温度限制的高性能通用控制处理器应用。QorIQ P1012和P1021处理器与QorIQ P1011、P1020和P2平台引脚兼容，是一种有六款芯片可选的高性价比的解决方案。单核处理器的运行频率为533 MHz (P1012)，双核处理器每个内核的运行频率为1.2 GHz (P2020)，两种QorIQ平台可实现4.5倍超强频率范围。

数据手册

参考手册

产品详情

框图

Freescale QorIQ P1021/12 Communication Processor Block Diagram

获取框图PDF

特征

内核复合体

两个(P1021)或单个(P1012)高性能Power Architecture^{^®}e500内核，32 KB L1缓存，运行频率高达800 MHz
256 KB L2缓存带有ECC，也可配置为SRAM和缓冲存储器

网络元件

3个10/100/1000 Mbps增强型3速以太网控制器(eTSEC)
两个SGMII接口
支持IEEE^{^®}1588
QUICC Engine^®模块支持：
- UTOPIA-L2
- 4个T1/E1/HDLC
- TDM
- 两个10/100以太网

加速器和存储器控制

DDR2/3 32位存储控制器，支持ECC
内置安全引擎
- 支持的协议包括SNOW、ARC4、3DES、AES、RSA/ECC、RNG、单通SSL/TLS、Kasumi
- XOR加速

基本外设和互连

4通道SERDES，高达3.125 GHz，控制器间多路复用
两个PCI Express^{^®} Gen1.0接口控制器
两个USB 2.0控制器
增强型本地总线控制器(eLBC)
eSDHC
双I²C，DUART，PIC，DMA，通用IO

其他特性

支持PROFIBUS
恩智浦产品长期供货计划
689引脚31x31 mm TePBGA封装

购买/参数

‌ ‌ ‌	‌ ‌	‌ ‌	‌ ‌	‌ ‌	‌ ‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌
‌ ‌ ‌	‌	‌	‌	‌	‌

设计资源

设计文件

收到完整的详细信息。 请参阅产品足迹及更多信息电子CAD文件.

软件

快速参考恩智浦软件类型.

4 软件文件

开发IDE和生成工具
CodeWarrior Development Studio v10 for Power Architecture® Technology (Eclipse) EVAL亮点

FLEXERA版本 10.5.xNov 26, 2019 11:05:001 KBCWX-PA-PRO-EX

下载
配置工具
Processor Expert^® Software – Component Development Environment v1.0.4

下载选项
开发IDE和生成工具
面向网络应用的CodeWarrior^®开发套件

下载选项
软件开发资源
处理器和微控制器专业支持

注意: 推荐在电脑端下载软件，体验更佳。

培训

1 培训

点播培训
Security 101: Introduction to Security Acceleration in QorIQ Processors

4 minEnglish

请登录

QorIQ® P1021/12单核和双核多协议通信处理器

产品详情

框图

Freescale QorIQ P1021/12 Communication Processor Block Diagram

特征

内核复合体

网络元件

加速器和存储器控制

基本外设和互连

其他特性

应用

工业控制

汽车电子

消费电子

购买/参数

文档

过滤方式

参考手册 (4)

QUICC Engine Block Reference Manual with Protocol Interworking - Reference Manual[QEIWRM]

EREF_RM, EREF: A Programmer's Reference Manual for Freescale Power Architecture Processors - Reference Manual[EREF_RM]

P1021 QorIQ® Integrated Processor Reference Manual[P1021RM]

PowerPC ™ e500 Core Family - Reference Manual[E500CORERM]

工程设计要点 (2)

Security Engine (SEC) 3.3.2 Engineering Bulletin[EB748]

COM Express Pin Assignments for QorIQ Devices[EB739]

应用笔记 (29)

AN5125, Introduction to Device Trees - Application Note[AN5125]

AN4877, PROFIBUS on QUICC Engine Block[AN4877]

AN4039, PowerQUICC and QorIQ DDR3 SDRAM Controller Register Setting Considerations - Application Note[AN4039]

AN4259, P1020 Family of QorIQ Integrated Processors Design Checklist - Application Note[AN4259]

AN4848, Simple Program to Confirm PCIe Connectivity - Application Notes[AN4848]

AN4531, Achieving Persistent DRAM on PowerQUICC III and QorIQ Processors - Application Notes[AN4531]

AN3940, Hardware and Layout Design Considerations for DDR3 SDRAM Memory Interfaces - App Note[AN3940]

QorIQ eSPI Controller Register Setting Considerations and Programming Examples[AN4375]

Booting from On-Chip ROM (eSDHC or eSPI)[AN3659]

Verification of the IEEE 1588 Interface[AN4326]

SerDes Reference Clock Interfacing and HSSI Measurements Recommendations[AN4311]

Support for IEEE 1588™ Protocol in PowerQUICC and QorIQ Processors[AN3423]

DDR Interleaving for PowerQUICC and QorIQ Processors[AN3939]

Downloading Microcode On QUICC Engine™ Block-Enabled Devices[AN3946]

AN4064, Utilizing 36-Bit Physical Addressing in U-Boot and Linux - Application Notes[AN4064]

Understanding SYSCLK Jitter[AN4056]

PowerQUICC™ HDLC Support and Example Code[AN3966]

The SystemID Format for Power Architecture™ Development Systems[AN3638]

Ethernet Extended Frame Filtering (PCD)[AN3880]

MPC603e and e500 Register Model Comparison[AN2490]

Implementing SGMII Interfaces on the PowerQUICC™ III[AN3869]

AN3542, SMP Boot Process for Dual E500 Cores - Application Notes[AN3542]

PowerQUICC™ Data Cache Coherency[AN3544]

Coherency and Synchronization Requirements for PowerQUICC™ III[AN3441]

Error Correction and Error Handling on PowerQUICC (TM) III Processors[AN3532]

AN3445, Migrating from e300- to e500-Based Integrated Devices - Application Notes[AN3445]

AN3531, Migrating from e600- to e500-Based Integrated Devices - Application Notes[AN3531]

Hardware and Layout Design Considerations for DDR2 SDRAM Memory Interfaces[AN2910]

AN2665, e500 Software Optimization Guide (eSOG) - Application Notes[AN2665]

应用笔记软件 (1)

Challenges in Testing for Power Rail Shorts with New Technologies[AN3372]

快速参考指南 (1)

Quick Start Guide for P1021 COM Express Development System[P1021COME-DS-PB-QSG]

支持信息 (2)

FSLNISTCAVP, NIST Crypto Algorithm Validation Program Certifications for NXP® Cryptographic Accelerators - White Paper[FSLNISTCAVP]

P1020 and P1021 Family Customer Export Control Information[P102XFAMPECI]

数据手册 (2)

P1012 QorIQ Integrated Processor Hardware Specifications[P1012EC]

P1021 QorIQ Integrated Processor Hardware Specifications[P1021EC]

白皮书 (1)

QORIQPMWP, QorIQ Power Management - White Paper[QORIQPMWP]

简介 (2)

P1021/P1012 Modular Development System (MDS)[P1021MDSFS]

QorIQ P1021/P1012 Communications Processors - Fact Sheet[QP1021FS]亮点

QorIQ P1021/P1012 Communications Processors - Fact Sheet亮点

设计资源

设计文件

软件

过滤方式

CodeWarrior Development Studio v10 for Power Architecture® Technology (Eclipse) EVAL亮点

筛选条件

培训

过滤方式

支持

QorIQ^® P1021/12单核和双核多协议通信处理器

P1021 QorIQ^® Integrated Processor Reference Manual[P1021RM]

FSLNISTCAVP, NIST Crypto Algorithm Validation Program Certifications for NXP^® Cryptographic Accelerators - White Paper[FSLNISTCAVP]