AN12919 i.MX RT 系列 Boundary Scan 使用介绍

Rev. 1 — March 2, 2021

Application Note

目录 1 概述 1 1.1 本文档重点介绍了进入 Boundary Scan 模式来进行板级测试的过程。它提供了 1.2 设置顺序和角本示例,以确保首次测试通过。 2 3 工程师需要了解 IEEE1149.1 中的测试访问端口和 Boundary Scan 体系结构的 4 标准。 5 6

1.1 Boundary Scan

Boundary Scan 是一种测试 PCB 板和芯片内部子模块之间互连的方法。它在 IEEE1149.1 标准中有明确的定义。

在 Boundary Scan 测试中,设备上的每个主要输入和输出信号都被补充为多功能存储元件,从而被称为 Boundary Scan 单元。这 些单元连接到移位寄存器,该寄存器称为 Boundary Scan 寄存器。该寄存器可用于读取和写入端口状态。

在正常模式下,这些单元是透明的,核心(Core)已连接到端口。在 Boundary Scan 模式下,内核与端口隔离,并且端口信号由 JTAG 接口控制。

图 1 是 boundary scan 的应用原理示意图.







1.2 测试接入端口 JTAG

JTAG 端口是通用测试接口,可以提供对组件内置的许多测试支持功能的访问,它主要包含 Table 1 中给出的四个或五个信号。

Table 1. JTAG 引脚信号定义

Signal name	I/O type	Description
ТСК	Input	测试输入时钟信号,为逻辑测试提供时钟

Table continues on the next page ...

Table 1. JTAG 引脚信号定义 (continued)

Signal name	I/O type	Description
TMS	Input	测试选通信号,在 TCK 信号出现上升沿时 TMS 处的信号值决定了 JTAG 控制器 的下一个状态
TDI	Input	串行输入测试指令和数据信号
TDO	Output	串行输出测试指令和数据信号
TRST_N	Input	可选择引脚 TRST,测试复位输入引脚,低电平有效

2 软件安装

用户可以直接访问 Lauterbach 官网,下载最新的 TRACE32 软件安装包,参考地址如下所示: https://www.lauterbach.com/ frames.html?download_overview.html

安装软件到本地电脑时有以下两个方面需要注意:

- 1. 软件安装包大约 3.9G 左右,需要占用相应的电脑硬盘空间,安装时可选择性的安装模块。
- 2. 安装目录 C:IT32lbinlwindows64ldrivers,用户可以在文件夹内找到相应的驱动程序。

3 硬件连接示意图

TRACE32 调试器硬件通常包含以下两个部分:

- 通用调试器硬件
- 特定的处理器系统结构的调试电缆

图 2 是硬件连接示意图



TRACE32 调试器使用注意事项:

- 1. 为防止 TRACE32 调试器或是待测试板损坏,禁止在测试板上电的情况下插拔 TRACE32 调试器,建议上电顺序如下:
 - a. 上电时: TRACE32 调试器 -> 测试板
 - b. 下电时: 测试板 -> TRACE32 调试器
- 2. TRACE32 调试器的电缆有 pin1 提示, 请确认针脚的对应位置,防止调试电缆和测试板内的 JTAG 连接器连接时插反。
- 3. TRACE32 调试器软件打开时可以按 F1 进入在线帮助系统。
- 1. 下面以 RT1064 EVK 验证板为例, 图 3 是硬件连接示意图:
 - a. 通过 TRACE32 调试器自带的 20pin JTAG 线缆连接到 EVK 验证板。
 - b. 使用 TRACE32 调试器自带的 USB 数据线连接到电脑。
 - c. 使用 USB 数据线将 EVK 验证板连接到电脑。



2. 应用 NXP-MCUBootUtility-2.3.0 软件,在 eFuse 里面选择 **JTAG** 模式并用烧录 eFuse。请注意,EVK 验证板烧录为 JTAG 后无法再重新烧录到 SWD 模式。图 4 显示了详细的设置信息页面。



 3. 检查 BSDL 文件中的 COMPLIANCE_PATTERN 部分,它定义了芯片内三个 pin 角的状态,(TEST_MODE, GPIO_AD_B0_08, POR_B) (011),0 代表低电平,1 代表高电平。在 EVK 板上进行检查并修改使其与 BSDL 文件中的状态相同。图 5 是 BSDL 文件中的截图,图 6 是 Test Mode 和 Por_B 这两个引脚的连接示意图:



4. BSDL 文件定义了引脚 GPIO_AD_B0_08 的状态为高电平,但实际 RT1064 EVK 验证板上通过 R303 电阻下拉到地,所以 需要删除下拉电阻,并将引脚上拉到板内的 DCDC_3V3。图 7 显示了原理图中相应的连接示意图。



5. RT1064 EVK 验证板上应用了 OPENSDA 电路,进行 Boundary Scan 测试时会对 JTAG 的信号电平产生影响。所以需要断 开它们之间的跳线连接器 J47, J48, J49, J50。图 8 列出了需要断开的跳线连接器。



- 4 应用 Lauterbach TRACE32 调试器验证 BSDL 文件
 - 1. 调试器和 PC 连接并且上电后,用户可以在设备管理器中发现 Trace32 Devices.

Section 2 Devices
 Lauterbach PODBUS USB Controller (WDM)

NOTE

Lauterbach 调试器推荐型号 LA-4533 Debug-USB3,with LA-7960/4513. 设备相关的详细信息可以通过官网查询: https://www.lauterbach.com.

2. 打开 TRACE32 软件, 选择 TRACE32 ICD ARM32 USB。



3. 软件打开后,在下面的命令窗口依次输入以下命令,每个命令输入后回车确认。

SYStem.Down	
BSDL.RESet	
BSDL.ParkState	Select-DR-Scan
BSDL.state	

4. 这时软件就会自动弹出 BSDL.state 窗口。点击 FILE 进入浏览文件页面,并选择需要验证的 BSDL 文件双击打开。 图 9 是 BSDL.state 操作窗口.

C	B::BSDL.state						
	Configure	Check	Run				
	FILE X UNLOAD	▲ MOVEUP ▼ MOVEDOWI	JtagC	lock MHz ~	JTAG.LOCK		
N	No. Entity	Inst	truction	DR Name	DR	Size	
	SDI state 操作窗口						+

5. 文件打开之后, 在下面的命令窗口中输入下面的命令回车确认。

BSDL.SOFTRESET

切换到 Check 选项界面,依次点击 BYPASSall 和 IDCODEall 两个选项依次进行相应的检查,显示 Test PASS 就可以。
 图 10 是详细操作步骤信息。

₩ Hr +	ע ל ו	I 🖾 ? 🦗			63 60	6	B :	B	
B::BSDL.state									
Configure	Check	Run							
BYPASSall	Test PASS	SAMPLEall	Test done	Max.TCK	(: 5.0MH	z			
IDCODEall	Test PASS			TCK too	high!				
o. Entity		Instruction	n DR Nam	e	DR	Size			
MX6RT		BYPASS	BYPASS			1			

7. 然后点击 SAMPLEall 选项,这时由于 Test done 所以不会有任何提示出现。请双击下面的文件名位置,BSDL.SET 窗口将 会自动弹出。图 11 是 SAMPLE 操作步骤。

TRACE32 Pow	verView for ARM #1 Var <u>B</u> reak <u>Run C</u> PU <u>Misc Trace Perf Cov</u> Cortex-M3 <u>Window Help</u>
B::BSDL.state	
Configure	e Check Run
BYPASSal	I Test PASS SAMPLEall Test done Max.TCK: 5.0MHz
IDCODEal	Test PASS TCK too high!
No. Entity	Instruction DR Name DR Size
I MX6RT	SAMPLE BOUNDARY 286
	Double click
	2
1. SAMPLE 检查課	「作少療

8. 在 BSDL.SET 窗口中,请将 filter data 选项中的 Intern 勾选删除,芯片内部的信号不需要进行测试。下面详细列出了当前验证板上芯片的每个信号引脚上的实际状态值,0是低电平,1是高电平。使用万用表测量 EVK 板上相应引脚的信号电压是否和 SAMPLE 中列出的值相匹配,可以多测量几个管脚相比较。图 12 是 SAMPLE 检查窗口。

BSDL Co	nfiguration - MX6RT						🧎 File Info]
Instruc	ctions	Data format	DR mo	de — Filte	r data —			
BYPAS	S A	Obin	Sam	ole 🛛 🖂 In	put 🖂	Observe		
SAMPI	LE	(a) here	Oseta		and the second second	Intern		
PRELO	AD	(e) nex	Sect	white 🖾 O		1 moern		
EXTES	T Y		O Set F	Read Bi	di 🗌	Spotlight		
Data r	register: BOUNDA	RY (sample))					
num	port	pin	pintyp	function	Reg.	Enable		
0	GPI0_SD_B1_11	PS	INOUT	BIDIR	0	dis		
46	WAKEUP	L6	INOUT	BIDIR	1	dis		
48	GPIO_SD_B1_10	P4	INOUT	BIDIR	0	dis		
20	GP10_SD_B1_09	N9	INOUT	BIDIR	8	dis		
54	GP10_SD_B1_00	14	TNOUT	BIDIR	Ň	die		
56	GPI0_SD_B1_0/	13	INOUT	BIDIR	ĭ	dis		
58	GPI0_SD_B1_05	N3	INOUT	BIDIR	ô	dis		
60	GPIO_SD_B1_04	P2	INOUT	BIDIR	Ö	dis		
62	GPIO_SD_B1_03	M4	INOUT	BIDIR	1	dis		
64	GPIO_SD_B1_02	M3	INOUT	BIDIR	1	dis		
66	GPIO_SD_B1_01	MS	INOUT	BIDIR	1	dis		
68	GPI0_SD_B1_00	1 15	INOUT	BIDIR	1	015		~

9. 在 BSDL.SET 窗口中,Instructions 下面点击 EXTEST,在 DR mode 中勾选 Set Write,如 图 13 所示。然后切换到 BSDL.state 窗口勾选 SetAndRun 和 TwoStepDR 即可,如 图 14 所示。然后再切换到 BSDL.SET 窗口。

B::BSDL.SET 1.	
BSDL Configuration - MX6RT	🦹 File Info
Join the second	Filter data Input Observe Output Intern Output Intern Output Intern One One One One IDIR O IDIR IDIR IDIR IDIR <t< th=""></t<>
图 13. BSDL.SET 窗口中 EXTEST 设置信息	

DDODE.State				2
Configure	Check	Run		
RUN IR	RUN	SetAndRun	SOFTRESET	
RUN DR		Two StepDR	HARDRESET	
Entity		Cho	OSE	
MX6RT		EXTEST BOU	IDARY 286	

10. 在 BSDL.SET 窗口中,这时单击 Enable 列中的按钮可以启用或停止相应引脚的信号输出,然后单击 Reg.中的按钮可以切换其输出状态为 0 或 1。使用万用表测量 EVK 板上的信号电平是否能匹配这些引脚上信号的电平状态。图 15 中首先点击 en 使管脚进入使能状态,然后点击"Reg."可以在 0 和 1 两种状态切换。

BSDL Configuration - MX6RT	Тс	oggle logi	c status	🛔 File Info
Instructions Data f SAMPLE Obin PRELOAD EXTEST HIGHZ V	format DR m Sar Sar Set	ode Filter dat nple Input Write Output Read Bidi	Observe Intern Spotlight	Init BSRSAFESAMPLEZERODISABLEONEENABLE
Data register: BOUNDARY (wr num port 0 GPIO_SD_B1_11 46 WAKEUP 48 GPIO_SD_B1_10 50 GPIO_SD_B1_09 52 GPIO_SD_B1_08 54 GPIO_SD_B1_07 56 GPIO_SD_B1_06 58 GPIO_SD_B1_05 60 GPIO_SD_B1_03 64 GPIO_SD_B1_03 64 GPIO_SD_B1_01 68 GPIO_SD_B1_01 68 GPIO_SD_B1_00	rite, two step pin pintype P5 INOUT L6 INOUT P4 INOUT N4 INOUT L4 INOUT L3 INOUT L3 INOUT N3 INOUT P2 INOUT M4 INOUT M3 INOUT M5 INOUT L5 INOUT	DR mode, set & function Re BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR BIDIR	run mode enable g. Enable 0 en 1 en 0 en	Enable outputs

下面以 **GPIO_AD_B0_14** 为例进行说明,原理图中的信号名称为 CAN2_TX,它连接了 EVK 板上 RT1064 芯片 U1 的管脚 H14(如 图 16 所示)和 CAN BUS 芯片 U12 的管脚 1(如 图 17 所示)。当 **Reg.**中设置为 0 时,使用万用表测量上面 两个管脚的对应电平都为 0V;当 **Reg.**中设置为 1 时,使用万用表测量上述两个管脚的对应电平都为 3.3V。

i.MX RT 系列其他验证板介绍



5 i.MX RT 系列其他验证板介绍

对于 RT 系列其他的 EVK 验证板,请参考以下的处理方式进行 Boundary Scan 测试:

- ・RT1010-EVK 验证板
 - 1. 通过烧录 eFuse 将调试模式更改为 JTAG 模式。
 - 2. 检查 BSDL 文件确认"COMPLIANCE_PATTERN" 中管脚的状态如下所示:

```
(TEST_MODE, GPIO_AD_11, POR_B) (011)
```

和 RT1060-EVK 类似,只需要把 JTAG_MOD 这个管脚对地下拉电阻(R303)删除,并且连接到 DCDC_3V3 电源即 可。

- 3. 保证独立的 JTAG 链路,避免其他信号的电平干扰,断开连接器 J61,J62,J63,J64。
- 4. 最后应用 Lauterbach 调试器进行测试,具体步骤请参考上面的介绍。
- RT1020 包含 LQFP144 和 LQFP100 两种封装形式,对应两种验证板,请参考下面对测试步骤的分别介绍:
 - LQFP144 验证板
 - 1. 通过烧录 eFuse 将调试模式更改为 JTAG 模式。

2. 检查 BSDL 文件确认"COMPLIANCE_PATTERN" 中管脚的状态如下所示:

```
(TEST MODE, GPIO AD B0 02, POR B) (011)
```

和 RT1060-EVK 类似,只需要把 JTAG_MOD 这个管脚对地下拉电阻 (R57)删除,并且连接到 DCDC_3V3 电 源即可。

- 3. 由于 PMIC_ON_REQ 信号会对 Boundary Scan 测试产生影响,需要删除电阻 R41,并且焊接电阻 R39(100 K)。
- 4. 保证独立的 JTAG 链路,避免其他信号的电平干扰,断开连接器 J47,J48,J49,J50。同时需要删除复用电阻 R116 来保证 JTAG_TDO 独立。
- 5. 最后应用 Lauterbach 调试器进行测试,具体步骤请参考上面的介绍。
- LQFP100 验证板
 - 1. 通过烧录 eFuse 将调试模式更改为 JTAG 模式。
 - 2. 检查 BSDL 文件确认"COMPLIANCE_PATTERN" 中管脚的状态如下所示:

(TEST MODE, GPIO AD B0 02, POR B) (011)

和 RT1060-EVK 类似,只需要把 JTAG_MOD 这个管脚对地下拉电阻(R41)删除,并且连接到 DCDC_3V3 电 源即可。

- 3. 由于 PMIC_ON_REQ 信号会对 Boundary Scan 测试产生影响,需要删除电阻 R21,并且焊接电阻 R16(100 K)。
- 4. 保证独立的 JTAG 链路,避免其他信号的电平干扰,断开连接器 J35, J36, J37, J38。
- 5. 最后应用 Lauterbach 调试器进行测试,具体步骤请参考上面的介绍。
- RT1170 验证板
 - 1. 不需要烧录 eFuse,可以直接进行 Boundary Scan 测试。
 - 2. 检查 BSDL 文件确认"COMPLIANCE_PATTERN" 中管脚的状态如下所示:

(TEST_MODE, GPIO_LPSR_13, POR_B, ONOFF) (0011)

和 RT1060-EVK 不同,保持 JTAG_MOD 这个管脚对地下拉电阻(R403)不变。

- 3. 由于 PMIC_ON_REQ 信号会对 Boundary Scan 测试产生影响,需要删除电阻 R266,并且焊接电阻 R421(100 K)。
- 4. 保证独立的 JTAG 链路,避免其他信号的电平干扰,断开连接器 J6,J7,J8,J9。同时需要删除复用电阻 R187, R208,R195,R78 来保证 JTAG 链路独立。
- 5. 最后应用 Lauterbach 调试器进行测试,具体步骤请参考上面的介绍。

6 版本历史

Table 2. 版本历史

版本号	日期	描述
0	June, 2020	首次发布
1	March, 2021	添加 i.MX RT 系列其他验证板介绍

How To Reach Us Home Page: nxp.com Web Support: nxp.com/support Information in this document is provided solely to enable system and software implementers to use NXP products. There are no express or implied copyright licenses granted hereunder to design or fabricate any integrated circuits based on the information in this document. NXP reserves the right to make changes without further notice to any products herein.

NXP makes no warranty, representation, or guarantee regarding the suitability of its products for any particular purpose, nor does NXP assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters that may be provided in NXP data sheets and/or specifications can and do vary in different applications, and actual performance may vary over time. All operating parameters, including "typicals," must be validated for each customer application by customer's technical experts. NXP does not convey any license under its patent rights nor the rights of others. NXP sells products pursuant to standard terms and conditions of sale, which can be found at the following address: nxp.com/SalesTermsandConditions.

Right to make changes - NXP Semiconductors reserves the right to make changes to information published in this document, including without limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior to the publication hereof.

Security — Customer understands that all NXP products may be subject to unidentified or documented vulnerabilities. Customer is responsible for the design and operation of its applications and products throughout their lifecycles to reduce the effect of these vulnerabilities on customer's applications and products. Customer's responsibility also extends to other open and/or proprietary technologies supported by NXP products for use in customer's applications. NXP accepts no liability for any vulnerability. Customer should regularly check security updates from NXP and follow up appropriately. Customer shall select products with security features that best meet rules, regulations, and standards of the intended application and make the ultimate design decisions regarding its products, regardless of any information or support that may be provided by NXP. NXP has a Product Security Incident Response Team (PSIRT) (reachable at PSIRT@nxp.com) that manages the investigation, reporting, and solution release to security vulnerabilities of NXP products.

NXP, the NXP logo, NXP SECURE CONNECTIONS FOR A SMARTER WORLD, COOLFLUX, EMBRACE, GREENCHIP, HITAG, ICODE, JCOP, LIFE, VIBES, MIFARE, MIFARE CLASSIC, MIFARE DESFire, MIFARE PLUS, MIFARE FLEX, MANTIS, MIFARE ULTRALIGHT, MIFARE4MOBILE, MIGLO, NTAG, ROADLINK, SMARTLX, SMARTMX, STARPLUG, TOPFET, TRENCHMOS, UCODE, Freescale, the Freescale logo, AltiVec, CodeWarrior, ColdFire, ColdFire+, the Energy Efficient Solutions logo, Kinetis, Layerscape, MagniV, mobileGT, PEG, PowerQUICC, Processor Expert, QorlQ, QorlQ Qonverge, SafeAssure, the SafeAssure logo, StarCore, Symphony, VortiQa, Vybrid, Airfast, BeeKit, BeeStack, CoreNet, Flexis, MXC, Platform in a Package, QUICC Engine, Tower, TurboLink, EdgeScale, EdgeLock, elQ, and Immersive3D are trademarks of NXP B.V. All other product or service names are the property of their respective owners. AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, µVision, Versatile are trademarks or registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere. The related technology may be protected by any or all of patents, copyrights, designs and trade secrets. All rights reserved. Oracle and Java are registered trademarks of Oracle and/or its affiliates. The Power Architecture and Power.org word marks and the Power and Power.org logos and related marks are trademarks and service marks licensed by Power.org.

© NXP B.V. 2020-2021.

All rights reserved.

For more information, please visit: http://www.nxp.com For sales office addresses, please send an email to: salesaddresses@nxp.com

> Date of release: March 2, 2021 Document identifier: AN12919

arm